Xilinx7系列FPGA IO資源的邏輯資源
資料介紹
標簽：
I/O邏輯資源主要包含5部分：
1，ILOGIC
ILOGIC即輸入信號處理邏輯，緊挨著IOB，外界的輸入信號最先經過的就是ILOGIC。ILOGIC是由許多的數據選擇器和一個IDDR（input
Doubledatarate）觸發器構成。該觸發器既可以雙沿捕獲輸入數據也可以拆分成普通單沿觸發器。在HPBANK中，ILOGIC被稱為ILOGICE2，在HRBANK中，ILOGIC被稱為ILOGICE3。圖3給出了ILOGICE3的示意圖：
2，IDELAY
IDELAY被稱為信號延遲模塊，它的作用就是把信號延遲一段時間。對于一些需要對齊的輸入信號來說，這至關重要。在7系列FPGA中，它被稱為IDELAYE2。IDELAYE2可以將信號延遲0~31節，在這區間任意可調，并且每節的延遲精度約為78ps（1/（32×2×FREF），FREF為IDELAYCTRL的參考時鐘）。
下載地址
Xilinx7系列FPGA IO資源的邏輯資源下載
下載此資料的人還喜歡：
- Keil uVision3下載 (破解版帶注冊機+中文版)
- NI LabVIEW高性能FPGA開發者指南
- C51單片機開發工具Keil UV4 (Keil C51 μVision4) v9.01
- Keil uVision4 MDK V4.22 官方最新版
- 清華大學Altera FPGA工程師成長手冊（光盤視頻）
- keil uvision2中文版,keil uvision2
- 《FPGA開發全攻略—基礎篇》
- iPhone4中文使用說明iPhone iOS4
- 成為Xilinx FPGA設計專家(基礎篇)
- keil uvision4自學教程
- 電子工程師創新設計必備寶典之FPGA開發全攻略
- Keil uVision3使用教程
本月熱點資料
最新資料
下載排行
本周
- FPGA的資源類型詳細資料簡介
- FPGA的基本結構詳細概述
- FPGA學習教程之硬件設計基本概念
- FPGA的學習教程之架構和基本組成單元
- FPGA查找表LUT和編程方式的基礎知識說明
- 如何使用LUT實現FPGA中的DSP功能
- FPGA中實現LUT設計的簡介
本月
- 數字信號處理的FPGA實現電子書免費下載
- 華為FPGA的全套設計資料合集
- FPGA的實戰手冊PDF電子書免費下載
- CPLD和FPGA的開發與應用的PDF電子書免費下載
- FPGA的VHDL語言100個實例詳解
- Verilog教程之數字集成電路設計的詳細資料說明
- 使用FPGA VHDL實現電子點餐項目設計的參考實例資料合集
- 超快嵌入式設計方法指南
- Verilog教程之Verilog HDL高級程序設計舉例
- FPGA仿真的學習課件和工程文件免費下載
用戶評論
查看全部 條評論
發表評論請先 登錄， 還沒有賬號？免費注冊。
發表評論